Полное бесплатное руководство VLSI с диаграммами и графиками

Приложение представляет собой полное бесплатное руководство VLSI с диаграммами и графиками. Это часть электроники и коммуникационной инженерии, которое приносит важные темы, заметки, новости и блог по этому вопросу. Загрузите приложение как быстрое справочное руководство и электронную книгу по этой теме электроники и коммуникации.

Приложение подробно охватывает более 90 тем Vlsi Design. Эти темы разделены на 5 единиц.

Вы можете очень легко пройти и добиться успеха в своих экзаменах или интервью, приложение обеспечивает быстрый пересмотр и ссылку на такие темы, как подробная флэш -карта.

Каждая тема завершена с диаграммами, уравнениями и другими формами графических представлений для легкого понимания. Некоторые из тем, представленных в этом приложении:

1. Полупроводниковые воспоминания: введение и типы

2. Читать только память (ПЗУ)

3. Три транзисторская ячейка DRAM

4. Одна ячейка транзисторной драмы

5. Флэш -память

6. Low - Power CMOS Логические цепи: введение

7. Дизайн инверторов CMOS

8. MOS Inverters: введение в характеристики переключения

9. Сканированные методы

10. Встроенные методы самопроверка (BIST)

11. Историческая перспектива VLSI Design: Закон Мура

12. Классификация типов цифровых схем CMOS

13. Пример дизайна цепи

14. Методологии проектирования VLSI

15. VLSI Design Flow

16. Иерархия дизайна

17. Концепция регулярности, модульности и местности

18. CMOS Fabrication

19. Поток процесса изготовления: основные шаги

20. Изготовление транзистора NMOS

21. CMOS Изготовление: P-Well Process

22. CMOS Изготовление: N-Well Process

23. Изготовление CMOS: процесс двойной ванны

24. Схема схемы и дизайн маски маски

25. MOS Transistor: физическая структура

26. Система MOS под внешним уклоном

27. Структура и работа MOSFET

28. пороговое напряжение

29. Характеристики напряжения тока MOSFET

30. масштабирование мосфет

31. Влияние масштабирования

32. Маленькие эффекты геометрии

33. емкость MOS

34. MOS Inverter

35. Характеристики переноса напряжения (VTC) инвертора MOS

36. Инверторы с нагрузкой MOSFET N-типа

37. Инвертор резистивной нагрузки

38. Дизайн инверторов истощения нагрузки

39. Инвертор CMOS

40. Определения времени задержки

41. Расчет времени задержки

42. Дизайн инвертора с ограничениями задержки: пример

43. Комбинационные логические цепи MOS: введение

44. Логические схемы MOS с истощением NMO нагрузки: два входа и затвор

45. Логические схемы MOS с истощением NMO нагрузки: обобщенная или структура с несколькими входами

46. ​​Логические схемы MOS с истощением NMO нагрузки: переходной анализ NOR GATE

47. Логические схемы MOS с истощением NMO нагрузки: два входа NAND Gate

48. Логические цепи MOS с истощением NMO нагрузки: обобщенная структура NAND с несколькими входами

49. Логические схемы MOS с истощением NMO нагрузки: переходной анализ NAND Gate

50. Логические цепи CMOS: nor2 (два входных нор) затвор

51. CMOS NAND2 (два входных NAND) GATE

52. Планировка простых логических ворот CMOS

53. Сложные логические цепи

54. Сложные CMOS Logic Gates

55. Планировка сложных логических ворот CMOS

56. Aoi и Oai Gates

57. Pseudo-Nmos Gates

58. CMOS Full-Had Had Circuit & Carry Ripple Adder

59. CMOS передачи ворот (Gass Gates)

60. Дополнительная логика транзистора (CPL)

61. Последовательные логические цепи MOS: введение

62. Поведение бистабильных элементов

63. Схема защелки SR

64. Clocked SR Latch

65. Clocked JK Latch

66. Мастер-раб

67. CMOS D-Latch и Edge-Trigger-Flop

68. Динамические логические цепи: введение

69. Основные принципы проходных транзисторных цепей

Все темы не перечислены из -за ограничений символов, установленных магазином Play.

Что нового в последней версии 7