図とグラフを備えたVLSIの無料ハンドブックを完成させます

このアプリは、図とグラフを備えたVLSIの完全なフリーハンドブックです。これは、このテーマに関する重要なトピック、メモ、ニュース、ブログをもたらすエレクトロニクス＆コミュニケーションエンジニアリング教育の一部です。このエレクトロニクスおよび通信エンジニアリングのテーマに関するクイックリファレンスガイド＆電子ブックとしてアプリをダウンロードしてください。

このアプリは、VLSIデザインの90を超えるトピックを詳細にカバーしています。これらのトピックは5ユニットで分割されています。

試験やインタビューで非常に簡単に合格して成功することができます。アプリは、詳細なフラッシュカードなどのトピックへの迅速な改訂と参照を提供します。

各トピックには、図、方程式、その他の形式のグラフィカル表現が完了し、理解しやすくなります。このアプリケーションで説明されているトピックのいくつかは次のとおりです。

1。半導体の記憶：紹介とタイプ

2。読み取り専用メモリ（ROM）

3。3つのトランジスタDRAMセル

4。1つのトランジスタDRAMセル

5。フラッシュメモリ

6。Low -Power CMOSロジック回路：はじめに

7。CMOSインバーターの設計

8。MOSインバーター：スイッチング特性の概要

9。スキャンベースの手法

10。ビルトインセルフテスト（BIST）テクニック

11。VLSI設計の歴史的将来：ムーアの法律

12。CMOSデジタル回路タイプの分類

13。回路設計の例

14。VLSI設計方法論

15。VLSI設計フロー

16.設計階層

17。規則性、モジュール性、地域の概念

18。CMOS製造

19。製造プロセスフロー：基本的な手順

20。NMOSトランジスタの製造

21。CMOS製造：P-Wellプロセス

22。CMOS製造：N-Wellプロセス

23。CMOS製造：ツインタブプロセス

24。スティック図とマスクレイアウトデザイン

25。MOSトランジスタ：物理的構造

26。外部バイアス下のMOSシステム

27。MOSFETの構造と動作

28。しきい値電圧

29。MOSFETの電流電圧特性

30。MOSFETスケーリング

31。スケーリングの影響

32。小さなジオメトリ効果

33。MOS容量

34。MOSインバーター

35。MOSインバーターの電圧伝達特性（VTC）

36。NタイプのMOSFET負荷を備えたインバーター

37。抵抗荷重インバーター

38。枯渇負荷インバーターの設計

39。CMOSインバーター

40.遅延時間定義

41。遅延時間の計算

42。遅延制約を備えたインバーター設計：例

43。組み合わせMOS論理回路：はじめに

44。枯渇NMOS負荷を備えたMOSロジック回路：2入力またはゲート

45。枯渇nmos負荷を備えたMOSロジック回路：複数の入力を含む一般化されていない構造

46。枯渇NMOS負荷を備えたMOS論理回路：NOR GATEの一時的な分析

47。枯渇NMOS負荷を備えたMOSロジック回路：2入力NANDゲート

48。枯渇NMOS負荷を備えたMOSロジック回路：複数の入力を備えた一般化されたNAND構造

49。枯渇NMOS負荷を備えたMOS論理回路：NANDゲートの一時的な分析

50。CMOSロジック回路：Nor2（2つの入力NOR）ゲート

51。CMOSNAND2（2つの入力NAND）ゲート

52。単純なCMOSロジックゲートのレイアウト

53。複雑なロジック回路

54。複雑なCMOSロジックゲート

55。複雑なCMOSロジックゲートのレイアウト

56。AOIおよびOAI門

57。Pseudo-nmosゲート

58。CMOSフルアダー回路＆キャリーリップルアドダー

59。CMOSトランスミッションゲート（パスゲート）

60。補完パストランジスタロジック（CPL）

61。シーケンシャルMOSロジック回路：はじめに

62。双安定要素の動作

63。SRラッチ回路

64。クロックされたsrラッチ

65。JKラッチを記録しました

66。マスタースレーブフリップフロップ

67。CMOSDラッチとエッジトリガーフリップフロップ

68。動的論理回路：はじめに

69。パストランジスタ回路の基本原則

すべてのトピックは、プレイストアによって設定されたキャラクターの制限のためにリストされていません。

最新バージョン7の新機能